21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 大虾们：下面是verilog语言，请问是什么意思？ ...
返回列表 发新帖我要提问

大虾们：下面是verilog语言，请问是什么意思？

[复制链接]
 楼主| longcomeon 发表于 2011-12-7 16:42 | 显示全部楼层 |阅读模式
Verilog语言, code, Polarity, Width, Wire
在引用Decode实例时，D1，D2的Width将采用不同的值4和5，且D1的Polarity将为0。可用例子中所用的方法来改变参数，即用 #(4,0)向D1中传递 Width=4,Polarity=0; 用#(5)向D2中传递Width=5,Polarity仍为1。

module Decode(A,F);
parameter
Width=1, Polarity=1;
……………
endmodule
module
Top;
wire[3:0] A4;
wire[4:0] A5;
wire[15:0] F16;
wire[31:0] F32;
Decode
#(4,0)
D1(A4,F16);
Decode
#(5)
D2(A5,F32);
Endmodule
回复 赏

举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

longcomeon

87

主题

170

帖子

3

粉丝
快速回复 在线客服 返回列表 返回顶部
longcomeon

87

主题

170

帖子

3

粉丝
快速回复 在线客服 返回列表 返回顶部