21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 各位大仙，logic levels的问题 ，谢谢
返回列表 发新帖我要提问

各位大仙，logic levels的问题 ，谢谢

[复制链接]
 楼主| 受不了你 发表于 2011-12-11 20:15 | 显示全部楼层 |阅读模式
LEVEL, logic, 时序, hd
在时序报告中data path delay 后面会有levels of logic = ？请问各位大虾，这个是什么意思，有哪些指标会影响？谢谢
回复 赏

举报

相关帖子
GoldSunMonkey 发表于 2011-12-12 14:43 | 显示全部楼层
简单说就是一个逻辑分成了几个时钟周期
回复 赏

举报

评分

参与人数 1威望 +1 收起 理由
受不了你 + 1

查看全部评分

GoldSunMonkey 发表于 2011-12-12 14:44 | 显示全部楼层
越多资源用的越多，速度可能越快。
但是也不能一概而论
回复 赏

举报

drentsi 发表于 2011-12-12 19:36 | 显示全部楼层
哈哈，levels of logic 是逻辑级联数，相当于一个信号经由几个LUT串联而来，
data path delay就是走线延时了，和逻辑规模、布局、扇出数有关
回复 赏

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

受不了你

0

主题

21

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部
受不了你

0

主题

21

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部