21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › ZYNQ的FIFO读写问题
返回列表 发新帖我要提问

[FPGA] ZYNQ的FIFO读写问题

[复制链接]
 楼主| feihufuture 发表于 2020-9-3 17:24 | 显示全部楼层 |阅读模式
FIFO, zynq, 读写, Pay, 总线
本帖最后由 feihufuture 于 2020-9-3 17:41 编辑

现象：
ZYNQ的FIFO写入数据不成功；时钟进全局时钟也不能写入成功；写使能没问题，地址没问题；数据个数总是显示为0.
你不妨尝试如下方法，或许能帮你解决问题。
[payamount]1.00[/payamount]
[pay]解决办法：将FIFO的异步复位，由AXI总线的复位改为视频输入使能的相关信号，即可。
注意：以后AXI总线的复位不能随便给fifo等，因为还不特别明确AXI总线复位的特性。虽然我们在使用中，已经将其多次用于AXI部分的逻辑复位，也毫无问题，以后注意！
[/pay]

回复 赏

举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

feihufuture
个人签名：WX:feihu612 免费合作开发ECAT主从站

171

主题

1029

帖子

101

粉丝
快速回复 在线客服 返回列表 返回顶部
feihufuture
个人签名：WX:feihu612 免费合作开发ECAT主从站

171

主题

1029

帖子

101

粉丝
快速回复 在线客服 返回列表 返回顶部