一直没注意到的下拉电阻取值问题.......

发表于 2009-6-1 09:41

今天碰到一个问题，74LS138的使能端（G1）接上一个5K的下拉电阻居然还有0.9V左右的电压。因为不影响芯片正常工作，所以一直没发现。          对于下拉电阻的取值我以前惯用的方法是，通过计算电流选用尽可能阻值较大的，以减小电流损耗。可今天发现接上5K的下拉电阻还有0.9V的电压（Vcc 5V),将下拉电阻减小到1.5K仍有0.3V的电压。这是为什么呢（G138的使能端为与门输入）？      关于下拉电阻的取值，请问大家有何技巧、通常依据哪些条件呢？

发表于 2009-6-1 21:31

<a href="http://study.qmvip.com/167/81383.html" target=_blank>http://study.qmvip.com/167/81383.html</a>   7.  TTL门电路中输入端负载特性（输入端带电阻特殊情况的处理）：     1）悬空时相当于输入端接高电平。因为这时可以看作是输入端接一个无穷大的电阻。     2）在门电路输入端串联10K电阻后再输入低电平,输入端出呈现的是高电平而不是低电平。因为由TTL门电路的输入端负载特性可知,只有在输入端接的串联电阻小于910欧时,它输入来的低电平信号才能被门电路识别出来,串联电阻再大的话输入端就一直呈现高电平。这个一定要注意。COMS门电路就不用考虑这些了。

发表于 2009-6-1 10:10

发表于 2009-6-1 11:59

发表于 2009-6-1 12:30

圈圈说的对，去看看数据手册就该明白了。出于节能目标，TTL电路根本就不该采用，应全部基于CMOS设计。

发表于 2009-6-1 16:07

IL最大为-0.36mA, 电阻5K时如果忽略MCU端电路, 则低电平最高会到1.8V, 但由于MCU的IO口输出管到地电阻较小跟5K并联,实际产生0.9V.这是我的猜测.

发表于 2009-6-1 16:16

发表于 2009-6-1 20:23

发表于 2009-6-1 21:15

  问题是不能接地“使能端”肯定是用来控制芯片的工作状态的，具体是：接1工作，接0输出全为一（138为反码输出）

发表于 2009-6-1 21:23

发表于 2009-6-1 21:30

谢谢圈圈

发表于 2009-6-2 17:23

这个问题应该看器件的输入电路。 通常，它们是一个从经过一个b-e极后，通过一个上拉电阻接到电源+上。这样，所说的电压就不奇怪了。 下拉电阻的设计，应该最少让输入端达到噪声容限电压以下。考虑应用环境噪声干扰的问题，还要保留必要的噪声干扰空间。从工作可靠性上讲，直接接地最好。

一直没注意到的下拉电阻取值问题.......

相关帖子

参考一下

看看它的数据手册，输入低电平时电流要多少

不正常，片子坏了吧？

TTL电路的输入口都有内部上拉的

看过手册了

IL即使接地也不超过-0.36mA，完全可以省掉电阻的

6楼有没看明白楼上在说什么？

回六楼

换成74HCT138吧

谢谢 computer00 ！！！

我看这个看datasheet或者普通电子教材都可以

浏览过的版块

十世金身

终身成就奖章

坚毅之洋流

技术领袖奖章

永恒之光奖章

技术导师奖章

七世轮回

无冕之王奖章

湍急之河流

技术高手奖章

偶尔光临

核心会员奖章