[Quartus] EMAC时钟输出为什么使用DDR

[复制链接]
 楼主| ifpga 发表于 2012-2-16 16:18 | 显示全部楼层 |阅读模式
下面是 EMAC 的RX_CLK, TX_CLK的输出,为什么要加DDR LOGIC,注释看的不太明白


// Drive client clocks off chip
// DDr logic is used for this purpose to ensure that clock routing/timing to the pin is
// balanced as part of the clock tree
   assign not_rx_clk_int = ~(rx_clk_int);
   assign not_tx_clk_int = ~(tx_clk_int);

   ODDR2 rx_clk_ddr (
      .Q             (rx_clk),
      .C0            (rx_clk_int),
      .C1            (not_rx_clk_int),
      .CE            (1'b1),
      .D0            (1'b1),
      .D1            (1'b0),
      .R             (reset),
      .S             (1'b0)
   );

   ODDR2 tx_clk_ddr (
      .Q             (tx_clk),
      .C0            (tx_clk_int),
      .C1            (not_tx_clk_int),
      .CE            (1'b1),
      .D0            (1'b1),
      .D1            (1'b0),
      .R             (reset),
      .S             (1'b0)
   );
jakfens 发表于 2012-2-16 16:24 | 显示全部楼层
EMAC是什么?百度不了 嘿嘿 终于有悬赏分了 20分啊
你这个是不是IP核来的
 楼主| ifpga 发表于 2012-2-16 16:26 | 显示全部楼层
Tri Mode Ethernet Mac
jakfens 发表于 2012-2-16 16:36 | 显示全部楼层
呃 貌似和百度一样
GoldSunMonkey 发表于 2012-2-16 17:49 | 显示全部楼层
因为PHY层需要双沿取数
 楼主| ifpga 发表于 2012-2-17 12:26 | 显示全部楼层
5# GoldSunMonkey
万能的猴哥,TX_CLK_EN 是做什么用的,为什么有了TX_CLK还要二分频使用TX_CLK_EN呢,在DATASHEET里好像没找到对这个信号的说明
coco11 发表于 2012-2-21 17:15 | 显示全部楼层
怎么来的我都不知道。汗。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

个人签名:面朝大海,春暖花开! www.i-fpga.com

13

主题

909

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部
个人签名:面朝大海,春暖花开! www.i-fpga.com

13

主题

909

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部