Xilinx FPGA中，管脚program_B请教

发表于 2021-3-5 10:33

Xilinx FPGA中，管脚program_B为低电平时，FPGA程序会重新加载。请教，如果program_B一直为低(例如，有外部其他信号控制此管脚一直为低)，FPGA会一直反复加载程序吗？还是只加载一次？

发表于 2021-3-6 09:38

手册里都有这些信息，自己看呗。

发表于 2021-3-6 10:27

本帖最后由 tyw 于 2021-3-6 10:30 编辑

〓◆ Xilinx ise 9.x FPGA CPLD设计指南 387页 85.3M 清晰书签版 ◆〓
〓◆ CPLD／FPGA常用模块与综合系统设计实例精讲高清书签 ◆
〓◆ FPGA设计相关专辑 6册 217M ◆〓 , 好东东哦
〓◆ 深入浅出玩转 FPGA 329页 30.5M 高清书签版 ◆〓
〓◆ CPLD／FPGA常用模块与综合系统设计实例高清书签 ◆〓

Xilinx FPGA中，管脚program_B请教

相关帖子

浏览过的版块

突出贡献奖章

沉静之湖泊

十世金身

技术领袖奖章

终身成就奖章