关于运放的压摆率解释的解释----天然优势的发挥

登录 · 发表于 2021-4-18 13:38

我们学过IC设计的，看到网上有不少研究运放参数的**，这个时候，我们的优势发挥的淋漓尽致。

作为对比，读者可先读下文，如果你要能看懂图中最小面那段文字，而你事先没学过IC，那就简直就是神仙！！！

登录 · 发表于 2021-4-18 13:53

首先第一点，我们看懂这个图是什么意思。

这个图的意思是说：把电路分成两大块，其中输入级和放大级A，都是与频率无关的！相当于把唯一与频率有关的元件Cc拿到放大器外面专门研究了。

其中输入级负责把差分输入转化为单端电流输出，即Iout=gm (Vp-Vn)，次级把电流转化为输出电压Vo

登录 · 发表于 2021-4-18 14:01

普通读者要是能看懂图片中所说的Cbody是什么东西，那比杨二郎的三只眼还厉害：

文中所谓的Cbody，是指运放输入级差分对处，等效于和电流源并联的寄生电容C：

登录 · 发表于 2021-4-18 14:07

本帖最后由 xukun977 于 2021-4-18 14:10 编辑

考虑到寄生电容C以后，带来两个问题：

1，如果是阶跃电压的上升沿，而运放输入差分对是npn管或NMOS，那么输出电压多了个小台阶：

如上图所示，台阶大小取决于输入阶跃电压的幅度和两个电容之比。

而如果运放输入差分对是pnp管，那么这个台阶则出现在下降沿。

2，对于阶跃电压的下降沿，压摆率同时受限于两个电容：

总体来说，考虑到寄生电容C的影响，它只对上升沿和下降沿中的某一个起限制作用，具体是哪一个沿，取决于差分对输入级是N管还是P管。

登录 · 发表于 2021-4-18 14:19

本帖最后由 xukun977 于 2021-4-18 14:36 编辑

顶楼**的作者，是传说中的【技术顾问】，给工程师讲点东西，至少就是几千元。
同样的东西，我讲的比他深，但是只能值1毛钱。

原因就是：工程师一旦碰到问题解决不了，急的满头大汗，此时花钱请人解决也心甘情愿。
不碰到问题一般是不愿意学习的，1毛钱也嫌贵了

上面给出了结果，下面结合具体电路看看上文中的结论，是怎么推导出来的。

当运放接成电压跟随器的形式，接受大信号阶跃电压的作用，我们把运放内部电路拆解成两部分：

因为是电压跟随器，所以图中右边运放（它模拟的是放大级）的输出，连接到差分对的反相输入端（左边那个管子基极）

此时因为激励是负的阶跃电压，所以差分对右边的管子就截止了，所以我把它从图中抹去：

注意此时电流的大小和流向：

对于双电源供电的运放，此时要注意寄生电容C的另一端是接真正的地的，而电流源的下端是接负电源VEE的，所以C中的电流IC的流向如下图：

由于电容C中的电流影响，导致电流镜中的电流相比于电流源Io，要减小到Io - Ic

所以寄生电容C的存在，导致米勒电容中通过的电流减小，所以压摆率也会相应减小。

发表于 2021-4-18 16:35

图文并茂好贴

登录 · 发表于 2021-4-18 16:57

本帖最后由 xukun977 于 2021-4-18 17:11 编辑

运放的建立时间，数学表达式为？？

如下图所示，运放的建立时间，等于压摆率周期，加上运放工作于线性区的建立时间。

先计算压摆率周期所用的时间Ts

如上图所示，在Ts期间内，近似就是线性的关系，这个线段的斜率知道了，对应于时间Ts处的电压知道了，根据直角三角形几何，那么Ts也就确定了》

后面一段时间，纯粹是线性时不变电路的推导，因为运放工作于线性区。但是计算量却非常大。
总而言之，这个时间也是能算出来的，只不过表达式很复杂。

发表于 2021-4-18 18:43

有能看懂他说的吗

登录 · 发表于 2021-4-18 18:54

本帖最后由 xukun977 于 2021-4-18 21:37 编辑

对于建立时间的测量标准，最常用的是0.1%和0.01%两种标准，此时可能会发生一件有点意外的可能：

假设有两个运放芯片A和B，在相同的测试条件下，如果使用0.1%的标准，假设A的建立时间快于B。但是条件不变，只是改变标准为0.01%，那么有可能A的建立时间会慢于B。
仔细观察下图，想想这有没有可能发生？

发表于 2021-4-18 21:00

sss1234567 发表于 2021-4-18 18:43
有能看懂他说的吗

看懂一点点，真正看懂要去翻书了，涉及到公式推导，正好这几天在查压摆率定义

登录 · 发表于 2021-4-18 21:42

本帖最后由 xukun977 于 2021-4-18 21:53 编辑

另一个测量相关的实际问题，是如果使用0.01%标准，而且假设阶跃电压幅度是10V，那么此时的【纹波】幅度大约是1mV量级的，普通示波器勉强能观察到，但是人的肉眼不一定能看准。
尤其是低压，例如5V的阶跃电压，测试肉眼已经很难看清这个纹波了。

如下图所示，如何判断输出电压已经进入允许误差范围？？

怎么办呢？？？

解决方法是：把这个误差信号给单独过滤出来，送到示波器观察：

现在绝大多数半导体产商的给的测试方法，都是在这个基本方法上的改进，例如加一些二极管防止过驱动等。

发表于 2021-4-19 09:27

我经常用SAR的ADC，所以对放大器的SR和稳定时间比较关注.
谢谢讲解！

关于运放的压摆率解释的解释----天然优势的发挥

本帖子中包含更多资源

相关帖子

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

评论

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

浏览过的版块

坚毅之洋流

核心会员奖章

十世金身

技术导师奖章

社区建设奖章

涓涓之细流

伴坛终老

技术奇才奖章

以坛为家

甘甜之泉水

希望之星奖章