[技术文档] FPGA设计的10点小知识-同步输入和状态机的复位

[复制链接]
 楼主| hotcool 发表于 2022-10-24 22:48 | 显示全部楼层 |阅读模式
同步输入和状态机的复位

        复位信号通常是异步的,直接链接到到状态机寄存器的复位端。当复位时,所有寄存器(状态位和输出位)立即被清除。一切都很好,但是当复位被取消时会发生什么呢?试想一个状态机,它将在取消复位后直接从复位状态转换到其他状态。如果复位在时钟边缘附近解除,那么一些状态位将假定它们的新状态,而另一些可能不会。状态机最终处于未定义的错误状态。解决方案?同步该死的复位!这样,复位将在时钟边缘之前被删除,所有寄存器元素将正确地过渡到它们的新状态。

        事实上,对状态机的每个输入都必须是同步的。至少,您必须绝对确定没有任何输入会状态机内部寄存器的建立时间和保持时间。


yangjiaxu 发表于 2023-2-9 23:03 | 显示全部楼层
航顺好像还没出FPGA的产品 好像国内做FPGA的也是不多的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

59

主题

76

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部

59

主题

76

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部