1 应用原理图
2 Layout 注意事项
PCB 布局对于减小电容电感寄生和提高 RF 性能非常重要。
请遵守以下参考注意事项，以获得优化的性能：
1. 保证 RF 50 欧姆阻抗匹配走线周围连续良好接地。
2. 靠近 DCC 管脚放置 BUCK DCDC 转换器的电感，保持走线尽量短和足够宽。
3. 贴近 DEC4 PIN 放置去耦电容 C10。
4. 45 脚 VSS 直接 VIA 到 gnd plane（四层板），或者直接 VIA 到 bottom layer（两层板），不直接在 TOP layer
直接跟 gnd 相连；*PGND 为 DCDC 的 gnd，很脏。
5. 尽量靠近晶振管脚放置无源晶振，以减小寄生电容和对其他电路的干扰。
6. 保证无源晶振下方的地平面连接良好。
7. 尽量避免走长线到无源晶振，以减小寄生电容和形成电流环路。
8. 不要在 RF 走线和晶振区域下方的 PCB 背面走任何强干扰数字信号线，以避免干扰导致性能恶化。
9. 保持所有数字走线，尤其是高速时钟走线或高速翻转信号，尽量远离晶振/模拟/射频区域。
10. 在 QFN thermal PAD 下方放置 9 个以上到地的 VIA，以获得良好的芯片接地效果和散热性能。
|
|
楼主
