示波器PS级别延迟测量中jitter与通道触发问题

登录 · 发表于 2024-9-23 23:16

本帖最后由 mm7989680 于 2024-9-23 23:18 编辑

测量FPGA中组合逻辑电路propagation delay,理论上约80ps；
信号由脉冲发生器通过FPGA的某一个IO进去，经过可控延迟（步进约80ps）,从另一个IO口出来；

示波器设定通道B边沿触发，则脉冲发生器的抖动（jitter，最大约100ps），在B通道上表现不出来，在A通道上能看到。但实际上A通道上的抖动在B通道上也有。

问题是：如何通过测量技巧，消除抖动对测量的影响，类似共模抖动消除？

使得能够测量A相对于B的绝对延迟(ps级别)

发表于 2024-9-23 23:46

没有玩过这么高级的设备

发表于 2024-9-24 10:32

那得多高采样率的示波器啊，能测100ps，就算100ps采样5个点，那采样周期就是20ps，采样率就是50G。上周才买了个2G采样的示波器，我都觉得比原来的1G采样的好多了。要是有个50G采样的示波器，那得是什么感觉？

发表于 2024-9-24 12:44

绝对延时根本测试不了吧
因为实际的都在抖动

发表于 2024-9-24 15:31

你用通道b做边沿触发的，怎么看b的抖动，
即使要看也要在触发位置很远的位置来看

发表于 2024-9-24 18:55

找CCAV 有办法。可以无中生有，也可以绝对正确。

发表于 2024-9-24 21:11

ar_dong 发表于 2024-9-24 15:31
你用通道b做边沿触发的，怎么看b的抖动，
即使要看也要在触发位置很远的位置来看
...

用A触发就可以看B的抖动

发表于 2024-9-24 21:12

Siderlee 发表于 2024-9-24 12:44
绝对延时根本测试不了吧
因为实际的都在抖动

A相对于B的延迟

[技术讨论] 示波器PS级别延迟测量中jitter与通道触发问题