PIC16F13145 Curiosity Nano的CLB实现定时器功能-转载自微信众号

发表于 2024-10-28 20:33

本帖最后由 JackTang1994 于 2024-10-28 20:34 编辑

PIC16F13145-CLB硬件定时器实现，原文链接。

https://mp.weixin.qq.com/s?__biz=Mzk0NzY5NTM0Mg==&mid=2247484984&idx=1&sn=6d6746d7281bad36cc85b07a0b3aec67&chksm=c373bdb9f40434af975ae0b2251514c310d1cd6b13614db8d77215d34dc4b44225d1cb3ea3c6&token=454614792&lang=zh_CN#rd

JackTang1994 · 发表于 2024-10-29 20:16

看着像VHDL语言。

发表于 2024-11-27 21:06

Verilog的嵌入操作。

发表于 2025-4-25 18:14

CLB 可以通过配置不同的输入信号、逻辑运算单元和输出信号来实现一些特定的数字电路功能。

发表于 2025-4-26 09:09

非常有用的分享，CLB在定时器应用中的确可以提供灵活的解决方案。

发表于 2025-4-26 20:34

这篇文章对于理解PIC16F13145的CLB定时器实现非常有帮助，感谢分享！

发表于 2025-4-26 20:40

感谢分享！这个链接对于需要使用PIC16F13145实现定时器功能的人来说非常有帮助。

[PIC®/AVR®/dsPIC®产品] PIC16F13145 Curiosity Nano的CLB实现定时器功能-转载自微信众号

相关帖子

评论

浏览过的版块

浏览过的版块