[verilog] NVMe高速传输之摆脱XDMA设计6:系统控制模块设计

[复制链接]
 楼主| xianuser 发表于 2025-6-29 18:01 | 显示全部楼层 |阅读模式
系统控制模块负责实现 NVMe over PCI 逻辑加速引擎的控制功能, 其结构如图 1 所示。 用户通过系统控制模块实现对初始化功能、 队列管理功能、 DMA 功能等主要功能的控制, 同时逻辑加速引擎的工作状态也通过此模块反馈给用户。 系统控制模块包含了初始化控制单元、 队列控制单元、 DMA 控制单元和性能监测单元。 在各控制单元和监测单元中包含了多个寄存器组, 用户可通过访问寄存器组的方式实现功能的控制和状态的监测。 为方便用户访问这些寄存器组, 系统控制模块采用 AXI4-Lite 总线作为接口, AXI4-Lite 接口具有低带宽、 低延时、 低复杂度的特点, 采用该接口可以简化设计逻辑和功耗, 同时作为标准协议接口可以更方便的集成到用户环境。

图1 NVMe over PCI 控制模块结构图


                        
原文链接:https://blog.csdn.net/tiantianuser/article/details/148995285

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

×
您需要登录后才可以回帖 登录 | 注册

本版积分规则

22

主题

26

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部