是不是由于仿真过程中I/O管脚有上升电平造成

发表于 2012-9-13 22:54

P1.7使用上升沿触发中断。在仿真运行时，在外部还没有加上中断信号时，会进入一次中断。每次都是这样，是不是由于仿真过程中I/O管脚有上升电平造成的？

发表于 2012-9-13 22:54

接上拉电阻和下拉电阻也不能解决问题

发表于 2012-9-13 22:56

先清标志位？

发表于 2012-9-13 22:56

直接接地或者接高电平，看看还能进中断不？

发表于 2012-9-13 22:57

通过1K电阻上拉，还能进去呀，怪了

发表于 2012-9-13 22:58

是不是程序出问题了

发表于 2012-9-13 22:59

由于有一句P1IFG |= 0x00引起的，修改为P1IFG = 0x00就可以了。

发表于 2012-9-13 22:59

P1IFG |= 0x00与P1IFG = 0x00的区别是什么？

发表于 2012-9-13 23:01

P1IFG |= 0x0; 这一句什么用也没有啊，寄存器内容保持不变啊。

发表于 2012-9-13 23:01

是啊，P1IFG = 0x0; 将寄存器清零。

发表于 2012-9-13 23:01

是有区别的
|=是读改写
=直接赋值,是不会有读操作的

发表于 2012-9-13 23:02

这些操作如果针对RAM是没有实际区别的

发表于 2012-9-13 23:06

对，但针对SFR可能就不一样了

发表于 2012-9-13 23:06

具体的取决于SFR说明

发表于 2012-9-13 23:07

哦，我好想明白了，多谢啊

发表于 2012-9-13 23:08

先结贴了