DSP数据缓冲问题

发表于 2012-9-15 23:19

DSP数据缓冲，能否用SDRAM代替FIFO？

发表于 2012-9-15 23:20

不行

发表于 2012-9-15 23:23

我有个问题，ADC或DAC和DSP相连接时，要注意什么问题？

发表于 2012-9-15 23:24

比如匹配问题，以保证A/D采样稳定或D/A码不丢失。

发表于 2012-9-15 23:28

1. 接口方式：并行／串行；2. 接口电平，必须保证二者一致。

发表于 2012-9-15 23:29

哦，多谢楼主，呵呵

发表于 2012-9-15 23:32

互相帮助嘛，结贴了，大伙晚安

发表于 2012-9-16 21:29

SDRAM与SRAM的区别是，在读写的时候，SDRAM的延时非常长，需要几个CLOCK。
并且中间需要刷新。

发表于 2012-9-30 08:24

这是不行的

发表于 2012-9-30 20:14

不行的。

发表于 2012-9-30 20:25

貌似是不可以啊

发表于 2012-9-30 20:35

在读写的时候，SDRAM的延时非常长，需要几个CLOCK。中间需要刷新。所以是不行的

发表于 2012-9-30 20:43

= = 大家都说不行啊。。我看看先

发表于 2012-10-1 16:16

应该不可以虽然没做过但感觉二者之间有差别你可以在看看手册没能帮到你很抱歉呵呵国庆快乐