21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 确保Virtex-5 DDR2 存储器接口的信号完整性 ...
返回列表 发新帖我要提问

确保Virtex-5 DDR2 存储器接口的信号完整性

[复制链接]
 楼主| 星星之火红 发表于 2012-10-7 19:46 | 显示全部楼层 |阅读模式
DDR, Virtex-5, 存储器接口, 信号完整性, 终端
本文向初次尝试设计 Xilinx® Virtex™-5 DDR2 存储器接口的工程师介绍了一些窍门，包括关于首选电路拓扑的快速指南，以及采用数控阻抗 (DCI) 片上终端元件来替代外部终端电阻器的利弊概述。此外，本文还介绍了笔者从以往的设计中积累的实用设计指南和 IBIS 仿真结果

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复 赏

举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

星星之火红

101

主题

1782

帖子

22

粉丝
快速回复 在线客服 返回列表 返回顶部
星星之火红

101

主题

1782

帖子

22

粉丝
快速回复 在线客服 返回列表 返回顶部