21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 关于FIFO的IP核的使用
返回列表 发新帖我要提问

[CPLD] 关于FIFO的IP核的使用

[复制链接]
 楼主| wuwenjing91 发表于 2012-10-18 22:07 | 显示全部楼层 |阅读模式
FIFO, ip核, 开发板, 时钟, 电路
我用的是同步FIFO，读写时钟都是40M，复位直接接到开发板的复位电路输出上，深度设为512，但是经常写进不到400个数就full变为1了，这是怎么回事？谢谢了
回复 赏

举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

wuwenjing91

1

主题

7

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部
wuwenjing91

1

主题

7

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部