2# GoldSunMonkey 猴哥回复真快
实现完了,可以看到该模块消耗的资源情况,这个俺知道。但是最大频率如何得知???
不会是这样的笨方法吧:
(1)比如,这个模块只使用一个名为clk的时钟,在UCF中对clk做一个周期约束,比如100MHz。
(2)然后用ISE实现这个模块
(3)实现完以后如果静态时序分析报告没有错误,则说明这个模块可以跑到100MHz。
(4)然后回到步骤(1),在UCF中提高clk的频率,比如提高到200MHZ,又重复步骤(2)和(3),知道时序分析报告报告clk时序无法满足为止,这时UCF中设置的clk频率就是模块的最大频率。
??????
|