FPGA中的有符号数的比较

发表于 2012-10-29 16:15

在FPGA中，有符号数怎么比较，什么是二进制补码，对于AD输出是有符号的数，怎么表示？

发表于 2012-10-29 16:31

1，补码，原码，反码这些概念，在大二，大三时的微机原理中有。
2，AD输出的数据格式是AD自己决定的，查AD的手册。
3，有符号的比较可以全部加上一个固定数全部转成正数，直接比较大小。

发表于 2012-10-29 17:04

帖子发重了卡了吧

发表于 2012-11-23 10:57

1.先判断符号位，0为正数，1为负数，两个都为正数直接比较，一正一负也可直接比较。
2.两数都为负数，先转为正数，再比较，转换方法，先取反，再加1，即可得到对应的正数，就可以比较了

发表于 2012-11-26 09:21

在verilog中你需要先声明 signed