21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › 确保Virtex-5 DDR2 存储器接口的信号完整性 ...
返回列表 发新帖我要提问

确保Virtex-5 DDR2 存储器接口的信号完整性

[复制链接]
 楼主| LongChip 发表于 2012-12-12 20:38 | 显示全部楼层 |阅读模式
DDR, Virtex-5, 存储器接口, 信号完整性, 终端
本文向初次尝试设计 Xilinx® Virtex™-5 DDR2 存储器接口的工程师介绍了一些窍门，包括关于首选电路拓扑的快速指南，以及采用数控阻抗 (DCI) 片上终端元件来替代外部终端电阻器的利弊概述。此外，本文还介绍了笔者从以往的设计中积累的实用设计指南和 IBIS 仿真结果。



本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复 赏

举报

相关帖子
GoldSunMonkey 发表于 2012-12-12 21:02 | 显示全部楼层
感谢分享
回复 赏

举报

nir 发表于 2012-12-14 14:18 | 显示全部楼层
不错，分享有功，:handshake
回复 赏

举报

GoldSunMonkey 发表于 2012-12-14 22:32 | 显示全部楼层
:)你的生意如何？
回复 赏

举报

Eagle1986 发表于 2012-12-15 14:49 | 显示全部楼层
谢谢分享，先看看
回复 赏

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

LongChip

24

主题

129

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部
LongChip

24

主题

129

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部