基于赛灵思Virtex2 Pro FPGA 的一种多码率LDPC 码编码器的设计与

发表于 2013-3-11 21:02

本文针对多码率低密度奇偶校验（LDPC）码编码器实现复杂度较高的特点，讨论了具有低编码复杂度的准循环LDPC 码，文中提出了一种码长一定，仅对低码率的基矩阵的行进行合并的校验矩阵构造方法。利用串行准循环电路的准循环特性，设计了多码率LDPC码编码器。并采用Verilog HDL 语言，在Xilinx 公司的Virtex2 Pro 的FPGA 芯片上实现了编码器的设计。综合报告表明：与单一码率相比，在仅增加少量硬件资源消耗的情况下，编码器能够根据信道条件的改变来调整码率，从而提高信息的传输效率。

发表于 2013-3-13 15:47

感觉**不全啊

发表于 2013-3-14 20:16

太短了

基于赛灵思Virtex2 Pro FPGA 的一种多码率LDPC 码编码器的设计与

相关帖子

浏览过的版块

终身成就奖章

坚毅之洋流

十世金身