Spartan6接高速AD中的两个问题

发表于 2013-6-2 18:31

1.以前使用LX45接高速AD,AD的输出电压和FPGA bank电压都是3.3V，现在要改为1.8V，所在bank的IO供电改为1.8V，辅助供电还是3.3V会不会有问题，在手册里也没有说的很详细，有可能我没看到，如果用2.5V是肯定没问题的，我使用的是LX45的bank3！
2.由于前期测试发现AD输出的随路时钟辐射超标，现在做了以下一些处理：
a.将AD输出的时钟线走内层，上下包地，走线劲量短，AD的输出电平改为1.8V，降低了输出的幅度。
b.在AD时钟和数据线布线方面考虑阻抗匹配。
FPGA和AD如何阻抗匹配，AD的输出阻抗，FPGA的输入阻抗需要怎么匹配？不知道大家有没有什么意见？

发表于 2013-6-3 12:43

猴哥怎么看？？？

发表于 2013-6-4 11:45

iampeter 发表于 2013-6-3 12:43
猴哥怎么看？？？

猴哥不在？

发表于 2013-6-4 11:59

辅助电压计3.3v应该是没问题的。

发表于 2013-6-6 00:02

辅助电压的问题解决了，关键是第二个？有人做个阻抗匹配吗？

Spartan6接高速AD中的两个问题

相关帖子

浏览过的版块

涓涓之细流

以坛为家

技术高手奖章

缘定三生

技术奇才奖章

欢快之小溪

社区建设奖章