21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › VHDL语法问题
返回列表 发新帖我要提问

VHDL语法问题

[复制链接]
 楼主| damoyeren 发表于 2013-7-29 14:21 | 显示全部楼层 |阅读模式
HDL, VHDL, hd, AC
这个怎么就非法呢？

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复 赏

举报

相关帖子
GoldSunMonkey 发表于 2013-7-29 21:37 | 显示全部楼层
没感觉出来非法的地方。

有什么提示么？？
回复 赏

举报

GoldSunMonkey 发表于 2013-7-29 21:42 | 显示全部楼层
我觉得从语法上没有问题
回复 赏

举报

wqt128 发表于 2013-7-29 22:11 | 显示全部楼层
你定义的Z_BUS是3 downto 0貌似使用的时候只能是downto？
回复 赏

举报

crjab 发表于 2013-7-30 08:01 | 显示全部楼层
声明上是要求降序 赋值的时候也应该是降序 只能这么理解了
回复 赏

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

damoyeren

126

主题

393

帖子

2

粉丝
快速回复 在线客服 返回列表 返回顶部
damoyeren

126

主题

393

帖子

2

粉丝
快速回复 在线客服 返回列表 返回顶部