21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › 询问 FPGA 对输入时钟的要求
返回列表 发新帖我要提问

询问 FPGA 对输入时钟的要求

[复制链接]
 楼主| atao涛 发表于 2008-2-19 10:02 | 显示全部楼层 |阅读模式
FPGA, PGA, 时钟
     想调查一下 FPGA  对输入时钟 的 参数要求,,, 上升时间；下降时间；上过冲；下过冲；等参数,,,,那些资料上描述了这些啊????请各位大侠指点一下,推荐一些资料..谢谢
回复 赏

举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

atao涛

49

主题

69

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部
atao涛

49

主题

69

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部