如何提高VHDL？

发表于 2008-7-3 11:00

各位大虾：<br />  小弟学习cpld没几个月，基本语法都了解了一些，现在是在有些迷茫，不知道该怎么提高了，非常简单的模块是可以写一些的，比如些个什么时钟啊、LED显示控制之类，稍微复杂一点的就不知道如何下手了。所以就想做些练习，希望能有所提高，那位大哥能给些自己学习时的一些经验或者练习资料。小弟在此谢过了。！！！可以的话发到我邮箱 a_pc@163.com  谢谢了。。。

发表于 2008-7-3 14:52

光搞VHDL是没多大前途的，硬件基础打好才行

发表于 2008-7-4 08:56

要有项目做，有人带才行。

发表于 2008-7-7 15:49

发表于 2008-7-7 21:46

如何提高VHDL？

相关帖子

搞FPGA去

搞FPGA去

不要单纯的学习语言，去做实际的工程就好了

用时序控制锻炼,比如EPP接口

浏览过的版块

无冕之王奖章

沉静之湖泊

十世金身

技术导师奖章

技术新星奖章

七世轮回

精华达人奖章

湍急之河流

技术奇才奖章