|
在学习VHDL语言时,看到书上的3-8译码器的例子,有些疑惑~~~例子如下,下面的SLL 是不是应该用 ROL更合适呢?<br />肯请各位大侠指点!!!<br /><br />LIBRARY IEEE；<br />USE IEEE.STD_LOGIC_1164.ALL；<br />USE IEEE.STD_LOGIC_UNSIGNED_ALL；<br />ENTITY DECODER IS<br /> PORT(INP：IN STD_LOGIC_VECTOR(2 DOWNTO 0)；<br /> OUTP：OUT BIT_VECTOR (7 DOWNTO 0))；<br />END DECODER<br />方法1：使用SLL逻辑运算符<br />ARCHITECTURE ART1 OF DECODER IS <br /> BEGIN <br /> OUTP<= "11111110" SLL (CONV_INTEGER(INP))；----输出低有效译码<br />END ART1； |
|
楼主
