关于maxplus II 的波形图

发表于 2009-3-28 21:50

各位，我想请问一下，自己刚学maxplus II,画半加器的图，然后就时序仿真，但是其中有些和书上的图很不一样，所以想请教下各位！   为什么输出端口在不为0的时候，会突然跳转一下成为0（就一小段而已），然后又变回1。   而同时为什么图上应该要在输入端口同时为1，本来S输出端口应该为0的，可是居然要等一小段时间才能变为0？？   麻烦了！

发表于 2009-3-28 21:52

这就是综合之后电路延迟产生的效果。这就是硬件和软件根本的区别。

发表于 2009-3-28 21:54

请问楼上的，有什么办法可以避免吗？

发表于 2009-3-28 22:07

严格的说来毛刺、信号延迟这些是无法避免。一般来说通过同步电路设计消除这些电路延迟带来的不良影响。还可以通过更换物理器件来完成，也就是说换成更高速的FPGA。 要讲清楚这些的话需要开一堂讲座。

发表于 2009-3-28 22:09

那就是说如果简单的毛刺和信号延迟是无法避免的？按照现在简单的图？？不是仅仅通过一两个软件设置就能避免的？

发表于 2009-3-28 22:23

如果你看得碍眼的话把仿真最小分辨率调大就可以了。仿真的时候就显示不出来了。 但是毛刺和信号延迟还是真实存在的。 这是物理世界的真实。

发表于 2009-3-29 06:01

都用quartus II了，你电脑比较老么？居然还在用maxplus II。 毛刺有可能对后级电路带来影响。 在FPGA上，一般可以通过加D触发器（同步电路）来避免毛刺对后级电路产生影响。

关于maxplus II 的波形图

相关帖子

很正常啊！

请问楼上的

这说来就话长了

哇？那就是说？

可以啊

老大

浏览过的版块

浏览过的版块