请问SDRAM控制器设计

发表于 2009-5-7 00:30

QuartusII中使用SOPC Buider可以调用SDRAM Controler，如果不用SOPC Buider，SDRAM Controler就不可用，只有DDR的接口。 请问通常情况下SDRAM控制器一般需要自己用verilog实现还是使用IP core

发表于 2009-5-7 15:26

发表于 2009-5-7 21:58

ddr的控制和sdr很类似，ddr麻烦是在物理接口，逻辑部分都差不多。 我现在看ddr的实现，主要是物理部分。sdram的控制也不是很复杂，找找altera或者xilinx的源码看看

发表于 2009-7-3 15:57

载下来自己学习就够了

发表于 2009-7-3 23:30

test

发表于 2009-7-6 13:24

32Bit的SDRAM跑在108MHz下，吞吐率达370MBytes/s

发表于 2009-7-16 21:37

Cyclone II 器件提供高级外部存储器接口支持，允许开发人员集成外部单倍数据速率（SDR）、双倍数据速率（DDR）、DDR2 SDRAM器件以及第二代四倍数据速率（QDRII）SRAM器件，数据速率最高可达668 Mbps。 这是说，这种器件天生就有SDRAM（DDR）控制器吗，我指的不占用本身的逻辑单元吗。 初识FPGA，肤浅之处，请见谅。

请问SDRAM控制器设计

相关帖子

ip core,自己做，太困难了。

有很多源码

网上都有现成可用的源码

test

我作的FullPage模式的SDRAM控制器效率可以达到87%

看到altera的Cyclone有这样的说明

浏览过的版块

荣誉元老奖章

坚毅之洋流

十世金身

技术高手奖章

核心会员奖章