晶体管临界导通，基级电阻如何设计

登录 · 发表于 2013-8-15 21:27

这个电路，一般书上都会说静止状态晶体管会出于一种临界导通状态，那么我想知道，设计这个电路的时候，晶体管的基级电阻应该设计为多少？也就是偏执电路的电流一般为多大，才能保证静止状态下晶体管出于临界导通状态？
劳烦各位帮忙看下，谢谢

发表于 2013-8-16 00:23

1、通过二极管的电流。起码不能使输入信号某半周使之截止。一般对输入信号呈通路，且工作在线性区。

2、三极管的电压。根据其输入特性，使基可极电流工作在特性曲线的线性区。

由此可知，根据输入信号及三极管特性来确定具体参数。

发表于 2013-8-16 06:46

实际电路应用，这是两个分开来的必须一一解决的问题
1. 偏置电路电流，也就是10k阻值取多大？10k<RL*贝塔
2.这个电路太过简单，“临界导通状态”难以把握

登录 · 发表于 2013-8-16 10:30

谢谢 dontium和Lgz2006的回答，既然这么说的话我也就好奇下面一个电路的Tr1和Tr2是工作在什么状态下，如果是工作在导通的话，电流肯定不是1mA。能否给个解释，谢谢

登录 · 发表于 2013-8-16 10:43

对Tr1Tr2偏置来讲，它与顶楼图无异

Lgz2006 · 发表于 2013-8-16 11:02

Lgz2006 发表于 2013-8-16 10:43
对Tr1Tr2偏置来讲，它与顶楼图无异

那就是说这两个晶体管是什么状态？只有基级和发射极导通？发射极和集电极不导通？