21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › kintex7上实现ddr2burst length问题！
返回列表 发新帖我要提问

[FPGA] kintex7上实现ddr2burst length问题！

[复制链接]
 楼主| gnr_zhao 发表于 2014-1-17 10:39 来自手机 | 显示全部楼层 |阅读模式
DDR, length, kintex7, RS, ST
16位的ddr2芯片
memory clock ratio选的2：1
ui这里应该提供64位的数据
128位的数据分两个周期送过去，后一个周期app_wdf_end有效
memory burst length应该是固定的8，改不了，为什么仿真看到的是16，128位的数应该8个memory周期都送完了，又多出8个周期
请教有类似使用经验的朋友！
回复 赏

举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

gnr_zhao

17

主题

93

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部