21ic电子技术开发论坛 › 综合技术交流 › PCB技术 › SDRAM数据线，地址线，和控制线的阻抗匹配问题 ...
返回列表 发新帖我要提问

[PCB] SDRAM数据线，地址线，和控制线的阻抗匹配问题

[复制链接]
 楼主| lly8941276 发表于 2015-1-7 11:07 | 显示全部楼层 |阅读模式
SDRAM, 控制, 阻抗匹配, AC, AD
本帖最后由 lly8941276 于 2015-1-7 11:37 编辑

请问，166M的SDRAM三总线的阻抗匹配应该怎么弄呢，我看pdf里介绍了AC LOAD 和 DC LOAD 不知道有什么区别呢？

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复 赏

举报

相关帖子
Shonway 发表于 2015-1-7 11:13 | 显示全部楼层
DDR阻抗一般是50殴姆到60欧姆之间。
回复 赏

举报

 楼主| lly8941276 发表于 2015-1-7 11:21 | 显示全部楼层

请问这个图片是什么意思呢

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复 赏

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

lly8941276

2

主题

3

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部
lly8941276

2

主题

3

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部