21ic电子技术开发论坛 › 已关闭版块 › ZLG › 用Synplify进行综合时老是出现ERROR，到底是什么原因呢 ...
返回列表 发新帖我要提问

[Actel FPGA] 用Synplify进行综合时老是出现ERROR，到底是什么原因呢？

[复制链接]
 楼主| huzixian 发表于 2010-3-25 23:19 | 显示全部楼层 |阅读模式
Synplify, 编译
我的程序在编译的时候并没有出错和警告，但是在综合的时候就会出错，请问到底是什么原因呢？在哪里可以查出错原因呢？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？
回复 赏

举报

相关帖子
linhai1986 发表于 2010-3-26 08:55 | 显示全部楼层
不懂，帮顶了
回复 赏

举报

金鱼木鱼 发表于 2010-3-26 22:49 | 显示全部楼层
你的程序文件名字中含有汉字？：
回复 赏

举报

6019赵文 发表于 2010-3-26 23:28 | 显示全部楼层
综合到底是怎么回事？不是很理解
回复 赏

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

huzixian

262

主题

1534

帖子

2

粉丝
快速回复 在线客服 返回列表 返回顶部