请教布线阻抗的问题

看到原理图上要求两根差分线和后续芯片连接写有50欧姆阻抗连接的说明。但是看版图上似乎也就直接连过去了。时钟是40M，他把芯片就放在一起，他那样随便走是不是因为距离近，所以就无所谓了呢？如果距离远的话这个50欧姆阻抗要求又应该怎么布呢？

      谢谢！

这个阻抗非一般狭义的阻抗（如电阻），它是传输线的特征阻抗。特征阻抗反映的是在传输线上所走的行波对应的电压和电流之比（需强调的是，一般情况下所测的电压和电流反映的是驻行波而非纯行波，但可以分解成相对行进的两个行波），它是传输线的特性，取决于其截面形态和介质性质，和长度无关。传输线的负载终端阻抗匹配要求并联和特征阻抗相一致的负载（阻值一致），这样行波可以无反射地平滑通过（或吸收）。线路（或板图）中若传输线是直接接入器件（或芯片）有两种可能：1）片内已经有50欧的阻抗配置，2）此连接非终端连接（非终端是无需加匹配电阻的，加了反而有问题）。

建议通读《电磁学》和《电磁波》等相关书籍，以获得系统的知识。

谢谢！

不过还是有点晕，呵呵。。。自己再去看看吧。

都是些什么乱七八糟！
LZ碰到的这类源端匹配完全是利用反射，而不是消除反射。而且短距离情况下确实可以不用插入匹配电阻。

不错

都是些什么乱七八糟！
LZ碰到的这类源端匹配完全是利用反射，而不是消除反射。而且短距离情况下确实可以不用插入匹配电阻。
xfz 发表于 2010-4-28 23:13

哦，乱吗？

1）LZ没说是源端匹配，按LZ的原理图说明可能是恰恰相反。
2）即便是有了源端匹配，也不能说是一定要利用反射。这完全取决于设计者的设计意图（从LZ所说意思来看，更倾向于要求有终端匹配）。
3）当然，如果走线非常短，可以不考虑匹配。

别倔了，楼上当然乱。你两次的回答都没有在点子上，也不知道源端匹配的道理。
要了解这个，先理解清楚: 1、数字电路与模拟电路的区别，2、阻抗匹配，3、开关电路。

to 7L:

就匹配而言，数字电路和模拟电路没有本质的区别。源端匹配是用来吸收反射到源端的反射波的这个道理也没有什么特别的奥妙。如果源电压按源匹配设计可能还会考虑双倍压，这样的话终端开路（或高阻）则将同样是双倍压。另外如果是通路中还有多个输入点地话，由于驻波的原因还会造成更大的问题。因此，无论是源端还是终端匹配，都是必须考虑的问题（特别是在高频和高速电路）。

8L
解释两个问题，什么是双倍压？驻波到底影响什么？

to 9L:

假设有一根50欧特征阻抗的传输线，源端和终端都配有50欧的匹配阻抗。如果终端要求1V的电压，那信号源该加多少电压呢? 如果去除终端匹配电阻，终端又会有多少电压呢? 这个不算太乱吧。

至于驻波对传输线中间接受点的影响，是显而易见的事情。

你在什么地方见到时钟接收电路是50欧姆的？
显而易见又见到了什么？不要总是说套话。

你可以先了解一下什么是：特性阻抗、传输线阻抗、电阻、阻抗、瞬态阻抗，就明白了

感谢大家说了那么多，别争得伤了和气，怪我可能没有把情况说清楚。

信号是数字信号，是从一个光纤接受模块出来的差分逻辑信号，要送到一个由差分逻辑信号转LVTTL逻辑的芯片里去。两个芯片阻抗本身应该已经是匹配好的。我看到原理图上，在两根差分信号线上有一行标注，就是那个“50欧姆阻抗走线”这句话。而在板子上，两个芯片距离很近，也就直接相连了，没有很明显的体现。

所以我就上来问问，是因为距离近而不需要有所注意，还是其实人家已经仔细计算过线的间距厚度等等参数，只是我看不出来而已。