21ic电子技术开发论坛 › 综合技术交流 › 电子技术交流论坛 › 请问高速ADC输出是否需要考虑阻抗匹配问题？ ...
返回列表 发新帖我要提问

请问高速ADC输出是否需要考虑阻抗匹配问题？

[复制链接]
 楼主| guorock 发表于 2008-6-12 10:35 | 显示全部楼层 |阅读模式
ADC, 高速AD, 阻抗匹配, 时钟, PGA
采样时钟为80MHz，CMOS电平并行输出，后面接FPGA，ADC可输出80MHz的时钟，供FPGA接收数据，请问这个时钟如何与FPGA连接，中间要加什么东西吗？<br />谢谢！
回复 赏

举报

相关帖子
computer00 发表于 2008-6-12 10:42 | 显示全部楼层

可以考虑串联一个22欧姆的电阻。

  
回复 赏

举报

 楼主| guorock 发表于 2008-6-12 10:45 | 显示全部楼层

To圈圈：80MHz的时钟信号加个电阻就行了吗？

加电阻是为了减小瞬态电流，这样就减小了噪声。除此之外，是否需要考虑接收端的阻抗匹配？
回复 赏

举报

computer00 发表于 2008-6-12 10:50 | 显示全部楼层

数字信号串个电阻就够了。

  
回复 赏

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

guorock

141

主题

169

帖子

1

粉丝
guorock

141

主题

169

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部