数字滤波器模块

发表于 2015-7-27 08:29

一些PSoC提供了专用的硬件加速器模块用于数字滤波。
数字滤波器模块（Digital Filter Block，DFB）有一个专用的乘法器和累加器在一个时钟周期内计算24x24位的乘法和48位的累加算法。这样就能直接将直接形式的有限脉冲响应滤波器（Finite Impulse Response，FIR），因此一个时钟就可以计算一个FIR结果。
MCU也能实现这个模块的功能，但是速度要慢，并且会消耗MCU的带宽。