PSoC CapSense™ 应用中 EMC 设计要考虑的问题

PSoC CapSense™ 应用中 EMC 设计要考虑的问题

各电子器件都必须符合发射能量的特定要求，并对外部干扰有一定的抗扰度。美国 FCC 及其他国家类似的监管机构制定了有关标准，确保电子器件不会彼此干扰。因此，您的计算机不会干扰您的电视，还有更糟糕的情况下医院的 X 光机或通风设备不会破坏重要的医疗监视器的工作。
现代高速数字电子设备能生成极高速的信号，该信号可能发出大量噪音。 CMOS 模拟电路和数字电路本身具有无限的输入阻抗。因此，其对外部的电场、磁场相当敏感，我们必须采取适当的预防措施，确保存在大量的辐射和传导干扰能量的情况下能正常工作。本应用笔记将概述有关基本规范，提供符合标准的安全设计指南，并给出成功的  PSoC®CapSense 设计的检测结果。

辐射发射主要来自输入和输出的数字瞬态。应尽可能限制数字输出的带宽。 PSoC® 器件的 I/O 被全局总线结构限制于 12.0MHz。这一定时频率限制为抵制辐射发射提供了第一重保护。 PSoC® 器件 CY8C21xxx、 CY8C24xxxA、CY8C27xxx、 CY8C29xxx 和所有计划中的未来系列产品都提供了启用较慢上升和下降时间的选择，能限制数字输出的谐波能量。 CY8C25xxx 和 CY8C26xxx 等较早系列的部件没有此功能。电路板上的高速布线要尽可能的短。如果信号离开电路板去驱动外部负载，那么芯片应具备串联端接的电阻来提供必要的带宽。对高速线路而言， 15 到 50 欧姆的电阻通常就足够了。请注意，逻辑上的数字输出直接连接到（通过输出 P 通道 FET 的 RDS(ON) ） Vdd 上。这样， Vdd 总线实际上直接连接到输出上，因而 Vdd 上出现的任何高频噪声都会出现在输出上。我们应在 PSoC® 芯片上在 Vdd 和 VSS 之间提供良好耦合的高频旁路电容。该电容旁路线迹应非常短；尽可能地采用接地层和电源层。本应用笔记稍后部分给出了 CapSense 的辐射发射设计实例。

传导发射是相对较低频的 RF 传导进入电源系统造成的。 PSoC® 电源引脚上的高频旁路电容和大型旁路电容可满足巨大的瞬时负载要求并能有效消除 PSoC® 芯片的耦合效果及电源系统的直接负载。开关电源瞬态不是 PSoC® 芯片本身的问题，而是大量传导发射的问题。降低这一噪声的标准设计做法是在输入电源连接上采用差模和共模电感器，并从 AC 线和 AC 中性到接地间使用高压电容。传导的电能会影响系统测量，使 PSoC® 芯片的电源超出范围，从而干扰处理器内核的工作。应用共模和差模线圈及 MOV 等瞬态电压抑制器来保护电源线输入。