Δ-Σ ADC结构-- Δ-Σ调制器

Δ-Σ调制器实现以下功能 ：
采样输入信号（过采样）；
通过调节Cin1和Cref比率，可选的增益；
粗量化（2，3或者9级/1，1.5或者2.2比特）；
过载检测和截断。

Δ-Σ调制器的结构图

从图中可以看出Δ-Σ调制器是由下面的子系统构成：
三个有源积分器；
一个有源求和器；
一个可编程量化器；
一个开关电容反馈DAC；
        四个模拟时钟中的任何一个，或者UDB产生的时钟，均可用于输入采样时钟。也能禁止时钟输入。用于调制器的最大时钟为6.144MHz。确认到抽取器的时钟为fs/n，n=2,3,4,…，fs是PHUB时钟。

Δ-Σ通道有可选的模拟参考源输入选项(REFBUF0)。用于Δ-Σ调制器ADC的各种参考源选择，可以分为以下几类：
内部参考源（片上产生）。它被缓冲，但没有滤波。
内部参考源，被缓冲并且使用在P0[3]和地之间或者P3[2]和地之间的外部电容进行滤波。
外部参考源驱动到进入ADC的参考源。

设置者可以配置ADC，使其工作在下面的四种模式之一：
单采样
多采样
连续
多采样（Turbo）
        通过往控制寄存器写启动位或者发送开始转换信号（Start of Conversion，SoC），来启动ADC转换器。当转换结束后，设置一个状态位，并且转换结束信号（End of Conversion, EOC）高有效，直到CPU或DMA读取转换值为止。

Δ-Σ技术是新技术，相对SAC精度要高些

多个采样（Turbo）
       分辨率为8-16位多个采样（Turbo）模式和多采样模式相同。对于17-20位的分辨率，由于只在每个转换结束时，才复位ADC。所以，性能大约比多个采样模式快4倍。
        SOC信号用于启动ADC。一个数字时钟或者UDB的输出能用于驱动这个输入信号。此外，采样周期必须大于转换周期。在系统中，如果需要ADC和其他硬件同步，则需要使用SOC信号。这个信号是可选的，如果ADC运行在连续模式下，则不需要这个信号。
       当每次转换完后，EOC信号为高。这个信号可用于触发一个中断或者DMA请求。

从ADC的数字数出也会超过范围10%，如果ADC配置为10位操作，通常一个10位的差分的ADC输出范围-512到511，对应-1.024到+1.022。
        由于这个额外的10%的范围，数字输出直到计数±563前不会饱和（而不是-512到511）。