[FPGA] FPGA偶尔电源引脚对地短路问题

[复制链接]
 楼主| elecyueling 发表于 2015-9-21 11:15 | 显示全部楼层 |阅读模式
各位,
       我用的XC7K325T,供电芯片是TI的TPS54020,基本上工作是正常的。但是板子偶尔会出现FPGA的3.3V或者1.0V电源引脚对地短路,电源芯片并没有坏,换过FPGA就好了。
      一直找不到原因,我的FPGA到连接器的输出引脚都没有加限流电阻或者是上下拉,ESD保护等。
      请问一下,这种普通的IO引脚没有加限流或者做ESD保护会使FPGA的电源击穿吗? 我想就算有静电,也只是把IO给打坏啊,还请经验丰富的同行给讲解一下,是否是由其他原因引起的。

评论

[url=home.php?mod=space&uid=1788596]@zhanghter[/url] :你找到原因了吗?我也是焊接完就短路。  发表于 2023-3-13 13:42
[url=home.php?mod=space&uid=3295584]@scg2021[/url] :你是啥情况,我这里有板子焊接完就有短路的,一直没查到问题。  发表于 2021-12-17 16:01
楼主,这个问题现在找到解决了吗 如果有解决方法,能够交流一下吗 谢谢  发表于 2021-11-2 20:23
drentsi 发表于 2015-9-21 21:10 来自手机 | 显示全部楼层
继续摸索吧
cuianbin 发表于 2015-9-21 23:04 | 显示全部楼层
是FPGA损坏么?迄今坏过几次?FPGA内部一般都有二极管钳位保护电路,没那么容易挂的
 楼主| elecyueling 发表于 2015-9-22 08:54 | 显示全部楼层

打算所有的引出IO全部加上限流电阻或者缓冲芯片。
 楼主| elecyueling 发表于 2015-9-22 08:55 | 显示全部楼层
cuianbin 发表于 2015-9-21 23:04
是FPGA损坏么?迄今坏过几次?FPGA内部一般都有二极管钳位保护电路,没那么容易挂的  ...

是FPGA坏了,拆下FPGA就没短路现象了,换上新的FPGA就好
feihufuture 发表于 2015-9-22 09:26 | 显示全部楼层
这芯片贼贵把
drentsi 发表于 2015-9-22 10:06 | 显示全部楼层
这个问题,至少值100万元,继续摸索吧。
 楼主| elecyueling 发表于 2015-9-22 11:51 | 显示全部楼层

是啊,烧了很心疼。
 楼主| elecyueling 发表于 2015-9-22 11:52 | 显示全部楼层
drentsi 发表于 2015-9-22 10:06
这个问题,至少值100万元,继续摸索吧。

这个项目不止一百万,呵呵
cuianbin 发表于 2015-9-23 21:36 | 显示全部楼层
你的 FPGA 引脚直接到连接器么 连接器 外接的负载是什么? 我用70t做过核心板,也是直接引了引脚到连接器,没有坏过。FPGA是挺耐X的,
drentsi 发表于 2015-9-24 07:23 来自手机 | 显示全部楼层
我打了十几板,烧了几十片,才解决了这个问题,学费是高昂的

评论

qq:2929555622  发表于 2021-11-2 20:20
你好,能够交流一下吗  发表于 2021-11-2 20:19
有经验就拿出来分享吧,藏着没意思  发表于 2016-1-13 15:22
 楼主| elecyueling 发表于 2015-9-24 10:29 | 显示全部楼层
cuianbin 发表于 2015-9-23 21:36
你的 FPGA 引脚直接到连接器么 连接器 外接的负载是什么? 我用70t做过核心板,也是直接引了引脚到连接器, ...

外面是直接通过VPX接插件连接到一块无源底板,无源底板那头带的负载是SSD。
 楼主| elecyueling 发表于 2015-9-24 10:31 | 显示全部楼层
drentsi 发表于 2015-9-24 07:23
我打了十几板,烧了几十片,才解决了这个问题,学费是高昂的

还请不吝赐教,谢谢!有机会的话,可以一起吃个饭,一起接个外包项目之类的。
我的联系方式:
邮箱:elecyueling@163.com
QQ:1340597577
 楼主| elecyueling 发表于 2015-9-28 15:27 | 显示全部楼层
drentsi 发表于 2015-9-24 07:23
我打了十几板,烧了几十片,才解决了这个问题,学费是高昂的

我决定改一版,采取了如下措施,还希望跟你沟通一下。
1、我之前的地没有处理好,机箱背板的信号地和机箱的外壳地是分开的,而我设计的板卡,信号地和外壳地是连在一起的,因此我打算将信号地和外壳地分开,中间用1M电阻和0.1uF电容在靠近螺丝孔地方连接起来。
2、之前我所有的输出IO以及JTAG都没有加保护芯片,这次我全部增加了输入输出缓冲器芯片。
3、之前所有的芯片电源输出我都是经过的三个磁珠,现在全部换成0欧姆电阻。

以上是我这次改版的一些改进措施,我才刚走出学校一年,在保护处理方面经验还不是很足,多走弯路固然好,但是这个学费有点高昂,小公司有点搞不起,还希望您这边能够给点其建议,谢谢!
cnb12345 发表于 2015-10-11 10:43 | 显示全部楼层
不懂
liguangyu678 发表于 2015-10-12 10:48 | 显示全部楼层
elecyueling 发表于 2015-9-28 15:27
我决定改一版,采取了如下措施,还希望跟你沟通一下。
1、我之前的地没有处理好,机箱背板的信号地和机箱 ...

第三点,磁珠和0欧姆不影响电源对地吧?
Tuboshu2141 发表于 2021-6-1 11:58 | 显示全部楼层
[FPGA] FPGA偶尔电源引脚对地短路问题
           请问楼主问题解决了吗,能帮忙分享下经验吗,已加您QQ
neufeifatonju 发表于 2023-3-10 15:11 | 显示全部楼层
drentsi 发表于 2015-9-24 07:23
我打了十几板,烧了几十片,才解决了这个问题,学费是高昂的

前辈,帮忙给点思路,应该从哪方面入手,多谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

2

主题

10

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部

2

主题

10

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部