数字滤波器模块

        一些PSoC提供了专用的硬件加速器模块用于数字滤波。
        数字滤波器模块（Digital Filter Block，DFB）有一个专用的乘法器和累加器在一个时钟周期内计算24x24位的乘法和48位的累加算法。这样就能直接将直接形式的有限脉冲响应滤波器（Finite Impulse Response，FIR），因此一个时钟就可以计算一个FIR结果。

MCU也能实现这个模块的功能，但是速度要慢，并且会消耗MCU的带宽。

用专用硬件实现滤波器是靠数据流推动的，而使用MCU实现滤波器是靠程序计数器PC推动的，所以硬件实现要比MCU实现要快很多，并且实现MCU串行处理和专用硬件并行处理的完美结合。

DFB模块的特点包括：
两个数据流通道；
两个使用模型用于流和块操作；
一个中断和两个DMA请求通道；
三个信号量位用于和系统软件进行交互；
用于输入和输出的数据对齐选项；