allegro 关于覆铜的问题！！！

请问大家一个 覆铜的 问题！

一个PCB 如果用两个不同的网络需要 覆铜， 比如  一个是地，一个是 某个VCC 的覆铜（一小块）

但是 地的覆铜 需要 设置 管脚 与 铜皮 的连接为 十字连接，  但是VCC 的覆铜 片则与管脚全连接~~~

这时 如果用全局设置， 那么要么就是 十字连接 要么就是全连接1！！！！


请问应该 如何做！！！

选中编辑shape，右键，点击parameter

shape select
右键
parameters
设置参数即可

ALLEGRO中 单个铜皮属性可以编辑 修改
铜皮栏 空心白箭头 然后点要编辑的铜皮 右键