issue list -- 5

GTP 时钟可否LVPECL 直接进去

用一个时钟分配芯片提供给FPGA时钟的，是一个LVPECL输出的，经过一个电平转换电路以后可以接lvds接收器。是不是这一对时钟差分信号直接接到带有GCLK标识的一对差分管脚即可？如下：（B10管脚和A10管脚）

partan-6支持LVPECL电平标准，可以直接接到Gclk上，当然你转成LVDS接进去也行
参见UG386，P170

自问自答？

是的啊，这是我手头上的一些问题和解决方案，希望对大家有启发作用。