21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › System Generator Clock Enable Logic Optimization
返回列表 发新帖我要提问

System Generator Clock Enable Logic Optimization

[复制链接]
 楼主| AutoESL 发表于 2011-4-22 15:41 | 显示全部楼层 |阅读模式
ck, generator, System, Optimization, logic
本帖最后由 AutoESL 于 2011-10-3 09:07 编辑

§Multi-rate design in System Generator

§Clock enable hardware

§Phase of clock enables in relation to the original Simulinksimulation

§Optimizing Clock Enable fanout

§Resetting the auto-generated clock enable logic

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复 赏

举报

相关帖子
奔腾2.0 发表于 2011-4-22 22:47 | 显示全部楼层
:dizzy:
回复 赏

举报

 楼主| AutoESL 发表于 2011-4-23 11:50 | 显示全部楼层
:)
回复 赏

举报

hjjnet 发表于 2011-4-23 13:21 | 显示全部楼层
瞄一下
回复 赏

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

AutoESL
个人签名：天使宝贝 博客IT人生 From C/C++/SystemC to Xilinx FPGA

0

主题

2517

帖子

3

粉丝
快速回复 在线客服 返回列表 返回顶部
AutoESL
个人签名：天使宝贝 博客IT人生 From C/C++/SystemC to Xilinx FPGA

0

主题

2517

帖子

3

粉丝
快速回复 在线客服 返回列表 返回顶部