FPGA 设计全流程

[复制链接]
 楼主| dianzirobot 发表于 2011-5-28 23:35 | 显示全部楼层 |阅读模式
FPGA 设计全流程:Modelsim>>Synplify.Pro>>ISE
第一章 Modelsim 编译 Xilinx 库
第二章 调用 Xilinx CORE-Generator
第三章 使用 Synplify.Pro 综合 HDL 和内核
第四章 综合后的项目执行
第五章 不同类型结构的仿真

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

×
AutoESL 发表于 2011-5-29 14:21 | 显示全部楼层
有用
recherclj 发表于 2011-5-29 22:03 | 显示全部楼层
正在学,帮助很大,顶一个,呵呵
您需要登录后才可以回帖 登录 | 注册

本版积分规则

0

主题

319

帖子

1

粉丝

0

主题

319

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部