21ic电子技术开发论坛 › 单片机与嵌入式系统 › 德州仪器MCU › CPLD来增加布线灵活性
12下一页
返回列表 发新帖我要提问

CPLD来增加布线灵活性

[复制链接]
 楼主| jiahy 发表于 2018-6-13 20:06 | 显示全部楼层 |阅读模式
CPLD, PLD, 布线, DSP, DSP系统
在DSP系统的设计初期，是否需要CPLD来增加布线灵活性？
回复 赏

举报

相关帖子
lizye 发表于 2018-6-13 20:08 | 显示全部楼层
有这个必要吗
回复 赏

举报

 楼主| jiahy 发表于 2018-6-13 20:12 | 显示全部楼层
之前做过几个板遇到IO端口设计不合理导致板子要重做的情况。
回复 赏

举报

shimx 发表于 2018-6-13 20:14 | 显示全部楼层
增加CPLD成本就自然增加了。
回复 赏

举报

jiaxw 发表于 2018-6-13 20:16 | 显示全部楼层
没必要，没把握的地方做个备份处理就好了用0欧的电阻做跳线
回复 赏

举报

spark周 发表于 2018-6-13 20:19 | 显示全部楼层
硬件设计时  多加入一些测试点   这个可能会比较有用  呵呵
回复 赏

举报

 楼主| jiahy 发表于 2018-6-13 20:24 | 显示全部楼层

嗯，好的，我知道啦
回复 赏

举报

zhangmangui 发表于 2018-6-13 22:45 | 显示全部楼层
恩   硬件  实在不确定的地方  就做一下兼容设计
回复 赏

举报

smilingangel 发表于 2018-6-17 22:42 | 显示全部楼层
有疑惑的地方采用0欧姆电阻来设计处理的哈
回复 赏

举报

baimiaocun2015 发表于 2018-6-18 22:21 | 显示全部楼层
这个要考虑成本的还要考虑设计简便的
回复 赏

举报

tongbu2015 发表于 2018-6-19 20:55 | 显示全部楼层
这个0欧姆电阻的还是蛮用处多的
回复 赏

举报

zhangbo1985 发表于 2018-6-20 22:44 | 显示全部楼层
在布线的时候，要考虑很多因素的，都提前设计好的
回复 赏

举报

zhangbo1985 发表于 2018-6-20 22:44 | 显示全部楼层
特别是那种模拟电路，涉及到信号的各种处理的
回复 赏

举报

chuntian2016 发表于 2018-6-21 22:11 | 显示全部楼层
布线的时候尽量考虑的全面些的
回复 赏

举报

51xlf 发表于 2018-6-21 22:34 | 显示全部楼层
这个CPLD是拓展IO的。
回复 赏

举报

i1mcu 发表于 2018-6-21 22:35 | 显示全部楼层
不需要的，根据个人需求的。
回复 赏

举报

pmp 发表于 2018-6-21 22:35 | 显示全部楼层
楼主要CPLD实现什么呢？
回复 赏

举报

mmbs 发表于 2018-6-21 22:35 | 显示全部楼层
这个EMIF接口你掌握了吗？
回复 赏

举报

CaLipton 发表于 2018-6-25 19:39 | 显示全部楼层
加入0欧电阻做测试点
回复 赏

举报

vivilzb1985 发表于 2018-6-26 22:36 | 显示全部楼层
不管怎样，要注意布线前的准备工作的
回复 赏

举报

下一页 »
12下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

jiahy

862

主题

9861

帖子

4

粉丝
快速回复 在线客服 返回列表 返回顶部
jiahy

862

主题

9861

帖子

4

粉丝
快速回复 在线客服 返回列表 返回顶部