21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › 关于Quartus 2 13.1无法仿真的问题
返回列表 发新帖我要提问

[Verilog HDL] 关于Quartus 2 13.1无法仿真的问题

[复制链接]
 楼主| 奔三的老男人 发表于 2018-7-16 15:23 | 显示全部楼层 |阅读模式
仿真, Quartus, SIM, win, TI
couldn't open "C:/WINDOWS/TEMP/VSOUTd21zki": permission denied     
while executing
"watch_file $stdout_file"   
invoked from within
"ncFyP12 -+"     
(file "d:\quartus\modelsim_ase\win32aloem/../tcl/vsim/vsim" line 1)
** Fatal: Exiting VSIM license proce

error
回复 赏

举报

评论

jacktimto
[url=home.php?mod=space&uid=2708258]@奔三的老男人[/url] ：管理员权限运行软件  发表于 2018-7-25 08:47
奔三的老男人
求助各位路过的大佬！  发表于 2018-7-16 15:24

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

奔三的老男人

1

主题

2

帖子

0

粉丝
奔三的老男人

1

主题

2

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部