[Actel FPGA] synplify pro e-2010.09a-1警告信息

[复制链接]
 楼主| leebai_001 发表于 2011-8-5 15:47 | 显示全部楼层 |阅读模式
@W: : fault_ctrl.vhd(143) | Net fault_module_logic/io_fault_reg[0] appears to be a clock source which was not identfied. Assuming default frequency.

@W:MT420 :  | Found inferred clock fault_ctrl|io_fault_reg_inferred_clock[0] with period 10.00ns. A user-defined clock should be declared on object "n:fault_module_logic.io_fault_reg[0]"


这两个警告是什么意思?
黑发尤物 发表于 2011-8-6 10:11 | 显示全部楼层
时钟的问题吧
 楼主| leebai_001 发表于 2011-8-15 11:29 | 显示全部楼层
大家有遇到过这样的问题吗?
如何解决呢?
xiaotann 发表于 2011-8-15 12:26 | 显示全部楼层
么有见过
您需要登录后才可以回帖 登录 | 注册

本版积分规则

18

主题

93

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部

18

主题

93

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部