《《《求助求助help》》》谢谢！在线等。。。

使用modelsim单独仿真时，怎么样可以实现让modelsim自动添加来自不同路径下的源文件以及激励文件，因为是一个很大的工程，除了top模块有测试激励外还有模块测试激励，由于不同的模块可能存在的路径不同，在文件内部交流的时候，会做成一个文件流，不同文件的路径整合在一起方便内部文件交流

百度过是要创建一个文件，里面写源文件以及激励的路径，再使用vlog -f 指令操作，但没有详细的写，我自己操作也是没能成功，来个好心人帮我详细回复一下，谢谢谢谢谢！！。。。。。。

十多年前玩Xilinx的FPGA时用他做仿真，现在还有人用。