赛灵思V5实现PCIE IP核的控制问题，求助！谢谢

发表于 2011-10-22 23:47

因为没有开发经验，我现在遇到的问题是：用FPGA控制PCIE IP核实现数据传输的功能，但是现在不知道怎么向下走，没有开发经验，所以很头大。。。希望老师能给我一点指点，让我能清晰点自己该怎么做

发表于 2011-10-23 00:30

这个问题的确是有点笼统，帮顶

发表于 2011-10-23 09:23

这个问题的确是有点大，摸不着天

发表于 2011-10-23 10:33

谢谢大家，我现在想是 (a)直接在ISE下调用IP核,用逻辑设计实现PCIE的控制，不过貌似很麻烦 (b)还是在XPS下调用IP核，貌似相对第一种简单点，但是没有开发经验
需要一个论坛里的大牛小牛来指导一下！谢谢

发表于 2011-10-23 10:35

3# GoldSunMonkey 老师，您能给指导一下么

发表于 2011-10-23 10:35

3# GoldSunMonkey 老师，您能给指导一下么

发表于 2011-10-23 10:57

3# GoldSunMonkey 老师，您能给指导一下么
woshidashitou 发表于 2011-10-23 10:35

这个，怎么指导？有问题过来问吧。
这个PCIE涉及的东西太多不是一两个人能搞定的。

首先驱动层次和物理层的人员要讨论的很清楚。否则不用考虑。
就凭我两，不可能实现，因为我没感觉出来你对驱动有多深的了解。
参考xilinx的XAPP1052吧。
别的我也无能为力

发表于 2011-10-23 11:07

老师，我现在已经已经有PCIE的驱动了，但是不是我开发的，我只需要完成的就是能让FPGA控制PCIE工作起来就行，因为没有开发过，所以有点迷茫，不知道该怎么走

发表于 2011-10-23 11:11

这不是有没有驱动的问题，而是驱动的工程师能不能和FPGA工程师相互讨论。
例如是不是采用仲裁还是采用枚举判断。。。
太多事情了。
你们参考XAPP1052吧。

发表于 2011-10-23 11:16

学习啦。

发表于 2011-10-23 15:09

好的，先学习一下！谢谢

发表于 2011-10-23 17:03

谢谢大家，我现在想是 (a)直接在ISE下调用IP核,用逻辑设计实现PCIE的控制，不过貌似很麻烦 (b)还是在XPS下调用IP核，貌似相对第一种简单点，但是没有开发经验
需要一个论坛里的大牛小牛来指导一下！谢谢 ...
woshidashitou 发表于 2011-10-23 10:33

其实这两种方法需要合在一起，用XPS调用IP,用ISE综合

发表于 2011-10-23 17:29

:L不用ISE也可以

发表于 2011-10-23 20:11

对，不用ISE也是可以的

发表于 2011-10-23 20:12

可以在XPS环境下调用IP核，然后在XPS下生成bit流文件，然后下载到FPGA中就可以的

发表于 2011-10-23 20:13

12# AutoESL 可以在XPS环境下调用IP核，然后在XPS下生成bit流文件，然后下载到FPGA中就可以的

发表于 2011-10-23 21:21

:L呵呵，当然可以

发表于 2011-10-23 22:08

:L当然

发表于 2011-10-23 23:20

这种项目对新手来说太复杂；建议还是现成的PCIE->PCI bridge或者PCIE->local bus bridge简单些；
如果没有专门的人做驱动程序，楼主这个项目就没法完成。

发表于 2011-10-23 23:28

不懂，楼主对不住了

[VHDL] 赛灵思V5实现PCIE IP核的控制问题，求助！谢谢