21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 利用CPLD开发板设计一个智能数字钟
返回列表 发新帖我要提问

[CPLD] 利用CPLD开发板设计一个智能数字钟

[复制链接]
 楼主| GLL92 发表于 2019-8-31 18:15 | 显示全部楼层 |阅读模式
CPLD, 开发板, 数字钟, 智能数字, Pay
本帖最后由 GLL92 于 2019-8-31 18:16 编辑

利用CPLD开发板设计一个智能数字钟[payamount]10.00[/payamount]
[pay]
[/pay]


本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复 赏

收藏 举报

相关帖子
zhangmangui 发表于 2019-8-31 23:42 | 显示全部楼层
想知道时钟稳定度怎么样   
回复 赏

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

GLL92

87

主题

91

帖子

2

粉丝
快速回复 在线客服 返回列表 返回顶部