请教锁相再生电路模型

最近在作一个led灯的项目，芯片用的是lpd6803，这个控制芯片有一个锁相再生电路，想请教下这个模块的模型。以下是lpd文档的数据说明：<br />注意：在DCLK的上沿把所有数据打入芯片的过程结束后，需要发送若干个DCLK脉<br />冲（DIN=0），原则上传输链中有多少组点就多发相应数目的脉冲，这是为了让后续芯片内置的锁相再生电路能够正常工作所必需的

就是输出信号再生驱动模块到底是什么原理<br />