比较电路的毛刺 为什么呢？

entity bj is

port (din:in std_logic_vector(3 downto 0);

dout:out std_logic

);

end entity;


architecture one of bj is

begin

PROCESS(din)

begin

if din>5 then dout<='1';

else dout<='0';

end if;

end process;
end architecture;[local]1[/local]

竞争与冒险

2# wangjun403 它只是在特定的数之间才会出现的，

毛刺不可怕，用合适相位的时钟打成寄存器输出就行

仿真过程中出现的竞争冒险，这种单纯的组合电路没有意义，实际应用中都是要
写成时序电路的。

打一级延迟就没有了。

转换成时序电路就解决了